摘要:終端與業(yè)務(wù)考試培訓(xùn)EDA、VHDL和FPGA:EDA(ElectronicDesignAutomation)即電子設(shè)計自動化技術(shù),是一種以計算機為基本工作平臺,以EDA軟件為開發(fā)環(huán)境,以硬件描述語言為設(shè)計語言,以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等),以集成電路芯片為目標器件的電子產(chǎn)品自動化設(shè)計過程。
1.5 EDA、VHDL和FPGA
1.5.1 EDA的概念
EDA(ElectronicDesignAutomation)即電子設(shè)計自動化技術(shù),是一種以計算機為基本工作平臺,以EDA軟件為開發(fā)環(huán)境,以硬件描述語言為設(shè)計語言,以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等),以集成電路芯片為目標器件的電子產(chǎn)品自動化設(shè)計過程。利用計算機圖形學(xué)、拓撲邏輯學(xué)、計算數(shù)學(xué)以至人工智能學(xué)多種計算機應(yīng)用學(xué)科的最新成果而開發(fā)出來的一整套軟件工具。EDA技術(shù)的出現(xiàn),不僅為電子系統(tǒng)設(shè)計帶來了一場革命性的變化,從某種意義上來說,也是電子系統(tǒng)設(shè)計發(fā)展的必然趨勢。
現(xiàn)代EDA技術(shù)的基本特征是采用高級語言描述,具有系統(tǒng)級仿真和綜合能力。它主要采用并行工程和“自頂向下”的設(shè)計方法,使開發(fā)者從一開始就要考慮到產(chǎn)品生成周期的諸多方面,包括質(zhì)量、成本、開發(fā)時間及用戶的需求等等。然后從系統(tǒng)設(shè)計入手,在頂層進行功能方框圖的劃分和結(jié)構(gòu)設(shè)計,在方框圖一級進行仿真、糾錯,并用VHDL、Verilog-HDL,ABEL等硬件描述語言對高層次的系統(tǒng)行為進行描述,在系統(tǒng)一級進行驗證,最后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表,其對應(yīng)的物理實現(xiàn)級可以是印刷電路板或?qū)S眉呻娐贰?br/>EDA技術(shù)可把數(shù)字通信技術(shù)、微電子技術(shù)和現(xiàn)代電子設(shè)計自動技術(shù)結(jié)合起來,實現(xiàn)了硬件設(shè)計軟件化,提高了數(shù)字通信系統(tǒng)設(shè)計的效率,降低了設(shè)計成本。本文的第三章就是基于FPGA,利用VHDL語言編程并用EDA技術(shù)對數(shù)字通信系統(tǒng)的調(diào)制和解調(diào)進行分析。
EDA技術(shù)的發(fā)展過程可分三個階段:20世紀70年代計算機輔助設(shè)計(ComputerAssistDesign,CAD);20世紀80年代后期計算機輔助工程設(shè)計(ComputerAssistEngineeringDesign,CAE);20世紀90年代電子設(shè)計自動化(ElectronicDesignAutomation,EDA)??梢?,EDA技術(shù)可以看作是電子CAD的高級階段?
返回目錄:
通信工程師考試終端與業(yè)務(wù)培訓(xùn)營銷文案寫作匯總
通信工程師備考資料免費領(lǐng)取
去領(lǐng)取