通信工程師終端與業(yè)務(wù)考試FPGA 介紹

　　　在線輔導(dǎo)　面授招生　考試大綱　指定教材　試題匯總

1.5.5  FPGA 介紹
FPGA (Field Programmable Gates Array)就是現(xiàn)場可編程門陣列。它與 CPLD (Complex Programmable Logic Device,復(fù)雜可編程邏輯器件）都是一種用戶可 編程邏輯器件（統(tǒng)稱為PLD),它們是在PAL、GAL等邏輯器件的基礎(chǔ)上發(fā)展起來的。同以往的PAL和GAL相比，F(xiàn)PGA/CPLD規(guī)模比較大，適合于時序、組合邏輯 電路應(yīng)用場合，它以其編程方便、集成度高、開發(fā)周期短、速度快、價格合理等 特點越來越受到廣大電子設(shè)計人員的青睞。
FPGA與CPLD的區(qū)別主要是其結(jié)構(gòu)特點和工作原理，通常的分類方法是：將 基于乘積項可編程結(jié)構(gòu)（即可編程的與陣列和固定的或陣列結(jié)構(gòu)）的器件稱為 CPLD,如 Lattice 的 ispLSI 系列、Xilinx 的 XC9500 列、Altera 的 MAX 系列等； 將基于SRAM查表法結(jié)構(gòu)方式的器件稱為FPGA,如Xilinx的SPARTAN系列、Altera 的 Stratix、ACEX、APEX 和 FLEX 系列等。
隨著百萬門級的FPGA的推出,單片系統(tǒng)成為可能，Altera提出的概念為S0PC (System on Programmable Chip),即可編程片上系統(tǒng)，將一個完整的系統(tǒng)計成 在一個可編程邏輯器件中。為了支持S0PC的實現(xiàn)，方便用戶開發(fā)與應(yīng)用，Altera 提供了眾多性能優(yōu)良的宏功能模塊、IP (Intellectual Property,即知識產(chǎn)權(quán)） 核以及系統(tǒng)集成等完整的解決方案。這些宏功能模塊和IP核都經(jīng)過了嚴格的測 試，使用這些模塊可以大大減小設(shè)計風(fēng)險，縮短開發(fā)周期。Altera能夠提供的宏 功能模塊和IP核包括了數(shù)字信號處理（如FIR、FFT及乘法器等)、圖像處理（如 旋轉(zhuǎn)、壓縮和過濾等)、通信（如信道解碼、Viterbi編解碼和Turbo編解碼等)、 接口（如PCI、USB和CAN等總線接口）、處理器及外圍功能模塊（如Nios嵌入式 處理器、微控制器、CPU核、UART和中斷控制器等)。

返回目錄： 現(xiàn)代通信系統(tǒng)調(diào)制基本技術(shù)和實現(xiàn)方法緒論

相關(guān)通信工程師考試教程推薦：

  通信工程師考試終端與業(yè)務(wù)培訓(xùn)營銷文案寫作匯總

  通信工程師考試現(xiàn)代通信市場營銷環(huán)境

    終端與業(yè)務(wù)考試培訓(xùn)通信市場購買行為分析

  終端與業(yè)務(wù)考試通信市場調(diào)研與決策